{"id":18825,"date":"2025-04-21T22:45:14","date_gmt":"2025-04-21T19:45:14","guid":{"rendered":"https:\/\/fatihsoysal.com\/blog\/ozel-sdr-kartinda-xdma-pcie-uzerinden-uartlite-surucusu-gelistirme\/"},"modified":"2025-04-21T22:45:14","modified_gmt":"2025-04-21T19:45:14","slug":"ozel-sdr-kartinda-xdma-pcie-uzerinden-uartlite-surucusu-gelistirme","status":"publish","type":"post","link":"https:\/\/fatihsoysal.com\/blog\/ozel-sdr-kartinda-xdma-pcie-uzerinden-uartlite-surucusu-gelistirme\/","title":{"rendered":"\u00d6zel SDR Kart\u0131nda XDMA (PCIe) \u00dczerinden UARTLite S\u00fcr\u00fcc\u00fcs\u00fc Geli\u015ftirme"},"content":{"rendered":"

<\/p>\n

\u00d6zel SDR Kart\u0131nda XDMA (PCIe) \u00dczerinden UARTLite S\u00fcr\u00fcc\u00fcs\u00fc Geli\u015ftirme<\/p>\n

Bu makalede, \u00f6zel bir SDR (Yaz\u0131l\u0131m Tan\u0131ml\u0131 Radyo) kart\u0131nda XDMA (eXtended DMA) \u00fczerinden UARTLite s\u00fcr\u00fcc\u00fcs\u00fc geli\u015ftirme s\u00fcrecini detayl\u0131 olarak ele alaca\u011f\u0131z. \u00d6zellikle AXI IP’sinin PCIe arabirimiyle Linux’a nas\u0131l entegre edildi\u011fini ve performans optimizasyonunun nas\u0131l sa\u011fland\u0131\u011f\u0131n\u0131 a\u00e7\u0131klayaca\u011f\u0131z. Bu s\u00fcre\u00e7, donan\u0131m ve yaz\u0131l\u0131m bile\u015fenlerinin karma\u015f\u0131k etkile\u015fimini anlamak gerektirir. \u00d6ncelikle, projenin temel bile\u015fenlerini ve mimarisini inceleyelim.<\/p>\n

Proje Bile\u015fenleri ve Mimarisi<\/h2>\n

Projemizin temel bile\u015fenleri \u015funlard\u0131r: \u00f6zel tasarlanm\u0131\u015f bir SDR kart\u0131, FPGA \u00fczerindeki AXI UARTLite IP \u00e7ekirde\u011fi, XDMA PCIe kontrolc\u00fcs\u00fc ve Linux i\u015fletim sistemini \u00e7al\u0131\u015ft\u0131ran bir bilgisayar. Bu bile\u015fenlerin birbiriyle nas\u0131l etkile\u015fime girdi\u011fini anlamak i\u00e7in sistem mimarisini anlamak \u00e7ok \u00f6nemlidir. Sistem, AXI IP’nin FPGA’da bulunmas\u0131 ve XDMA arac\u0131l\u0131\u011f\u0131yla PCIe \u00fczerinden bilgisayar\u0131n eri\u015fimine a\u00e7\u0131lmas\u0131yla \u00e7al\u0131\u015f\u0131r. Bu sayede, bilgisayar UARTLite verilerine eri\u015febilir ve kontrol edebilir. Bunun i\u00e7in, \u00f6ncelikle do\u011fru bir donan\u0131m tasar\u0131m\u0131 ve ard\u0131ndan bu donan\u0131m\u0131 kontrol edebilecek bir Linux s\u00fcr\u00fcc\u00fcs\u00fc geli\u015ftirmek gerekir.<\/p>\n

Donan\u0131m Tasar\u0131m\u0131 ve Uygulama<\/h2>\n

Donan\u0131m tasar\u0131m\u0131nda, AXI UARTLite IP \u00e7ekirde\u011finin FPGA’ya d\u00fczg\u00fcn bir \u015fekilde entegre edilmesi kritiktir. XDMA PCIe kontrolc\u00fcs\u00fcn\u00fcn do\u011fru yap\u0131land\u0131r\u0131lmas\u0131 ve AXI UARTLite IP’siyle uyumlu \u00e7al\u0131\u015fmas\u0131 da \u00f6nemlidir. Bu a\u015famada, veri yolu entegrasyonu ve saat senkronizasyonu gibi d\u00fc\u015f\u00fck seviyeli ayr\u0131nt\u0131lar\u0131 y\u00f6netmeniz gerekecektir. Ayr\u0131ca, FPGA’n\u0131n g\u00fc\u00e7 t\u00fcketimi ve \u0131s\u0131 da\u011f\u0131l\u0131m\u0131 gibi fakt\u00f6rleri de dikkate almal\u0131s\u0131n\u0131z. \u0130yi bir donan\u0131m tasar\u0131m\u0131, y\u00fcksek performans ve kararl\u0131l\u0131k i\u00e7in elzemdir. Bu s\u00fcre\u00e7, Verilog veya VHDL gibi donan\u0131m tan\u0131mlama dillerini kullanarak ger\u00e7ekle\u015ftirilir.<\/p>\n

\n\/\/ \u00d6rnek Verilog kodu (basitle\u015ftirilmi\u015ftir)\nmodule uartlite_xdma (\n  input clk,\n  input rst,\n  \/\/ ... di\u011fer giri\u015f ve \u00e7\u0131k\u0131\u015flar\n);\n  \/\/ ... kod\nendmodule\n<\/code><\/pre>\n
Linux S\u00fcr\u00fcc\u00fcs\u00fc Geli\u015ftirme<\/h2>\n
Donan\u0131m tasar\u0131m\u0131 tamamland\u0131ktan sonra,  Linux i\u015fletim sisteminde \u00e7al\u0131\u015facak bir s\u00fcr\u00fcc\u00fc geli\u015ftirmeniz gerekir.  Bu s\u00fcr\u00fcc\u00fc,  bilgisayar\u0131n  XDMA \u00fczerinden UARTLite IP’sine eri\u015fmesine ve veri al\u0131\u015fveri\u015finde bulunmas\u0131na olanak tan\u0131r.  Bu s\u00fcr\u00fcc\u00fc,  PCIe s\u00fcr\u00fcc\u00fc modelini ve XDMA API’sini kullanarak yaz\u0131l\u0131r.  S\u00fcr\u00fcc\u00fc,  DMA i\u015flemlerini y\u00f6netmeli ve veri aktar\u0131m\u0131n\u0131 optimize etmelidir.  Y\u00fcksek performansl\u0131 bir  UARTLite s\u00fcr\u00fcc\u00fcs\u00fc i\u00e7in,  DMA kullan\u0131m\u0131 ve interrupt i\u015fleme mekanizmalar\u0131 dikkatlice tasarlanmal\u0131d\u0131r.  Bu a\u015famada, C programlama dili kullan\u0131l\u0131r.<\/p>\n
\n\/\/ \u00d6rnek C kodu (basitle\u015ftirilmi\u015ftir)\nint uartlite_write(unsigned char *data, size_t count) {\n  \/\/ ... DMA i\u015flemleri ve veri yazma\n  return 0;\n}\n<\/code><\/pre>\n
Performans Optimizasyonu<\/h2>\n
Sistemin genel performans\u0131n\u0131 optimize etmek i\u00e7in,  DMA transfer boyutunu,  interrupt frekans\u0131n\u0131 ve bellek y\u00f6netimini inceleyip ayarlaman\u0131z gerekebilir.  Veri yolu t\u0131kan\u0131kl\u0131klar\u0131n\u0131 \u00f6nlemek i\u00e7in uygun  buffering stratejileri kullanman\u0131z \u00f6nemlidir.  Ayr\u0131ca,  s\u00fcr\u00fcc\u00fc kodunun  performans analizini yaparak darbo\u011fazlar\u0131 tespit etmeli ve iyile\u015ftirmeler yapmal\u0131s\u0131n\u0131z.  Bu optimizasyonlar, d\u00fc\u015f\u00fck gecikmeli ve y\u00fcksek verimli bir  UARTLite ileti\u015fimi i\u00e7in hayati \u00f6nem ta\u015f\u0131r.<\/p>\n
Sonu\u00e7<\/h2>\n
\u00d6zel bir SDR kart\u0131nda XDMA (PCIe) \u00fczerinden UARTLite s\u00fcr\u00fcc\u00fcs\u00fc geli\u015ftirmek,  donan\u0131m ve yaz\u0131l\u0131m tasar\u0131m\u0131n\u0131n karma\u015f\u0131k bir birle\u015fimini gerektirir.  Ancak,  bu s\u00fcre\u00e7 dikkatlice planlan\u0131p uygulan\u0131rsa,  y\u00fcksek performansl\u0131 ve g\u00fcvenilir bir ileti\u015fim sistemi kurulabilir.  Bu makalede anlat\u0131lan ad\u0131mlar,  bu zorlu g\u00f6revi ba\u015far\u0131yla tamamlaman\u0131za yard\u0131mc\u0131 olacakt\u0131r. Daha detayl\u0131 bilgi i\u00e7in fatihsoysal.com<\/a> sitesini ziyaret edebilirsiniz.<\/p>\n
Bu makalede ele al\u0131nan konular\u0131n daha derinlemesine incelenmesi i\u00e7in a\u015fa\u011f\u0131daki kaynaklar\u0131 da inceleyebilirsiniz: <\/p>\n